復(fù)旦微電子研究所發(fā)表研究成果：3-5nm節(jié)點(diǎn)GAA技術(shù)

研究進(jìn)展微電子學(xué)院的周鵬教授團(tuán)隊(duì)已經(jīng)驗(yàn)證了3-5納米節(jié)點(diǎn)晶體管技術(shù)具有0.6 / 1.2 nm雙層溝道厚度的全柵（GAA）晶體管技術(shù)。

需求。

，實(shí)現(xiàn)了高驅(qū)動(dòng)電流和低泄漏電流的集成和統(tǒng)一，為高性能和低功耗電子設(shè)備的開發(fā)提供了新的技術(shù)途徑。

相關(guān)的成就被稱為“具有1.2nm / 0.6nm的溝道厚度的高驅(qū)動(dòng)和低漏電流MBC FET”。

在第66屆國際電子設(shè)備大會(huì)上（IEDM，國際電子設(shè)備會(huì)議）將于北京時(shí)間12月16日在線發(fā)布。

IEDM是微電子器件領(lǐng)域的頂級(jí)國際會(huì)議，也是國際學(xué)術(shù)界和頂級(jí)半導(dǎo)體公司的研發(fā)人員發(fā)布先進(jìn)技術(shù)和最新發(fā)展的重要窗口。

雙橋溝道晶體管的示意圖及其性能圖。

研究背景隨著集成電路制造工藝進(jìn)入5nm技術(shù)節(jié)點(diǎn)以下，傳統(tǒng)晶體管難以縮小規(guī)模以提高性能，并且該技術(shù)正面臨重大創(chuàng)新。

具有多通道堆疊和滿量程?hào)艠O環(huán)繞的新型多橋通道晶體管利用了這一動(dòng)量，并利用GAA結(jié)構(gòu)實(shí)現(xiàn)了更好的柵極控制能力和泄漏控制。

它們被認(rèn)為是3-5納米節(jié)點(diǎn)晶體管的主要候選技術(shù)。

現(xiàn)有技術(shù)已經(jīng)實(shí)現(xiàn)了7層硅納米片的GAA多橋溝道晶體管，大大增加了驅(qū)動(dòng)電流。

然而，隨著堆疊通道數(shù)量的增加，泄漏電流也增加，并且所產(chǎn)生的功耗也不能忽略。

針對上述問題，研究小組設(shè)計(jì)并制造了超薄柵欄柵雙橋溝道晶體管。

利用二維半導(dǎo)體材料的出色遷移率和柵欄柵增強(qiáng)的特性，與普通的MoS2晶體管相比，驅(qū)動(dòng)電流增加了400％以上。

，在室溫下可以達(dá)到理想的亞閾值擺幅（60mV / dec）。

同時(shí)，由于出色的靜電控制和較大的禁帶寬度，可以有效降低泄漏電流。

該器件的驅(qū)動(dòng)電流可與7層硅GAA晶體管的驅(qū)動(dòng)電流相比，但泄漏電流僅為硅器件的1.9％，比后者低兩個(gè)數(shù)量級(jí)。

在高性能和低功率晶體管技術(shù)的未來應(yīng)用中具有廣闊的應(yīng)用前景。

該研究工作主要由博士生黃小河和劉春森在微電子學(xué)院張煒教授的指導(dǎo)下完成，并獲得了國家自然科學(xué)基金委杰出青年科學(xué)家基金，緊急重點(diǎn)項(xiàng)目和上海市的資助。

集成電路關(guān)鍵特別項(xiàng)目。

并得到了復(fù)旦大學(xué)專用集成電路與系統(tǒng)國家重點(diǎn)實(shí)驗(yàn)室的支持。

來源：復(fù)旦大學(xué)微電子學(xué)院免責(zé)聲明：本文內(nèi)容經(jīng)21ic授權(quán)后發(fā)表，版權(quán)歸原作者所有。

該平臺(tái)僅提供信息存儲(chǔ)服務(wù)。

本文僅代表作者的個(gè)人觀點(diǎn)，并不代表該平臺(tái)的立場。

如有任何疑問，請與我們聯(lián)系，謝謝！