CPLD系統(tǒng)上信號(hào)發(fā)生器的設(shè)計(jì)

摘要：本文使用Quartus II開發(fā)平臺(tái)，設(shè)計(jì)了一個(gè)基于可編程邏輯器件CPLD的多波形信號(hào)發(fā)生器，該信號(hào)發(fā)生器可以輸出頻率和幅度可調(diào)的三角波，正弦波和方波。

任意波形模塊允許用戶輸出用戶所需的特殊波形，滿足教學(xué)實(shí)驗(yàn)和新實(shí)驗(yàn)項(xiàng)目開發(fā)中特殊波形的要求。

簡介：CPLD復(fù)雜可編程邏輯設(shè)備是從PAL和GAL設(shè)備開發(fā)的設(shè)備。

它規(guī)模較大，結(jié)構(gòu)復(fù)雜。

它屬于大規(guī)模集成電路的范圍。

用戶可以根據(jù)自己的需求構(gòu)造邏輯功能。

集成電路。

各種波曲線可以通過三角函數(shù)方程表示。

1系統(tǒng)設(shè)計(jì)1.1方案比較方案1：直接頻率合成方法直接頻率合成技術(shù)是使用多個(gè)晶體產(chǎn)生不同頻率的振蕩信號(hào)，然后通過具有四個(gè)算術(shù)功能的混頻器，將不同頻率的倍頻器，分頻器和濾波器組合在一起，實(shí)現(xiàn)特定頻率的產(chǎn)生和輸出。

信號(hào)。

＆amp; nbsp;＆amp; nbsp;＆amp; nbsp;優(yōu)點(diǎn)：頻率轉(zhuǎn)換時(shí)間短，理論上可以產(chǎn)生任意小的頻率間隔。

＆amp; nbsp;＆amp; nbsp;＆amp; nbsp;缺點(diǎn)：由于計(jì)算出晶體產(chǎn)生的信號(hào)，因此其頻率間隔不能太大；由于使用了大量的倍頻器，分頻器和混頻器，其輸出附著在波形信號(hào)上的噪聲相對(duì)較大；設(shè)備龐大，制造成本較高。

方案2：鎖相頻率合成利用鎖相環(huán)的良好的窄帶跟蹤性能，可以將頻率精確地鎖定在參考頻率或其N次諧波上，并且鎖定頻率與參考頻率具有相同的一致頻率穩(wěn)定性，并且具有更高的頻率純度。

它由兩部分組成：參考頻率發(fā)生器和鎖相環(huán)。

＆amp; nbsp;＆amp; nbsp;＆amp; nbsp;優(yōu)點(diǎn)：結(jié)構(gòu)簡單，輸出頻率純度高，容易獲得大量離散頻率。

＆amp; nbsp;＆amp; nbsp;＆amp; nbsp;缺點(diǎn)：瞬時(shí)頻率穩(wěn)定性差，頻率轉(zhuǎn)換時(shí)間較長。

方案3：直接數(shù)字頻率合成技術(shù)（DDS）直接數(shù)字頻率合成技術(shù)完全擺脫了傳統(tǒng)的頻率合成技術(shù)思想，即頻率合成是通過計(jì)算相位來實(shí)現(xiàn)的。

主要的理論基礎(chǔ)是奈奎斯特采樣定理對(duì)模擬信號(hào)進(jìn)行采樣，量化后將其存儲(chǔ)在存儲(chǔ)器中，然后通過尋址查找表輸出波形數(shù)據(jù)，并經(jīng)過DAC和濾波后恢復(fù)原始波形，以實(shí)現(xiàn)頻率合成。

＆amp; nbsp;＆amp; nbsp;＆amp; nbsp;優(yōu)點(diǎn)：該器件采用DDS頻率合成技術(shù)，具有功耗低，體積小，工作頻率范圍寬，極高的頻率分辨率和極短的頻率轉(zhuǎn)換時(shí)間。

＆amp; nbsp;＆amp; nbsp;＆amp; nbsp;缺點(diǎn)：由于設(shè)備可用的最高時(shí)鐘頻率的限制，輸出頻率的上限不能太高。

由相位量化噪聲和幅度量化噪聲形成的總輸出噪聲電平非常高。